Інженер ПЛІС
Про посаду
Місія Sentrycs полягає в тому, щоб уможливити майбутнє, в якому більше безпілотників!
Як?
Завдяки нашому інтегрованому рішенню для боротьби з безпілотниками ми підтримуємо правоохоронні органи, в'язниці, об'єкти критичної інфраструктури, аеропорти, масові заходи, конвої, мілітаризацію тощо, забезпечуючи їм захист від безпілотників у режимі 24/7. Завдяки нашій повністю автономній, легко переносній технології з підтримкою UTM, виявлення та нейтралізація несанкціонованих безпілотників ніколи не була такою простою справою.
Ми працюємо, щоб захистити суспільство від сторонніх очей у небі, щоб ви могли продовжувати працювати і забезпечувати безперервність бізнесу на землі. Побудуймо майбутнє з безпілотниками разом!
Ми шукаємо талановитого та досвідченого ІНЖЕНЕР ПЛІС (щонайменше 7 років відповідного досвіду) приєднатися до нашої невеликої та висококваліфікованої команди.
Успішний кандидат буде відповідати за весь життєвий цикл розробки ПЛІС - від початкової специфікації та RTL-кодування до апаратної інтеграції та закриття термінів. Як фахівець Xilinx, ви будете використовувати новітні інструменти Vivado та Vitis, щоб розширити межі можливостей нашого обладнання.
У цій ролі ви будете:
- Співпрацювати: Співпрацюйте з Algorithm Engineers, щоб перевести моделі з плаваючою комою в логіку ПЛІС з фіксованою комою.
- Впроваджуй: Проектувати та кодувати високопродуктивні блоки для Фільтрація, зменшення вибірки та кореляція з використанням SystemVerilog.
- Інтегруватися: З'єднайте ці кастомні блоки обробки в більш широкий Xilinx RFSoC/Zynq система (AXI потік, DMA, пам'ять).
- Перевірте: Переконайтеся, що ваш RTL відповідає еталонній моделі (перевірка з точністю до біта) під час симуляції.
- Пишіть оптимізовані, синтезовані SystemVerilog/Verilog RTL та автоматизовані скрипти на Tcl, щоб оптимізувати процеси збірки та забезпечити надійну, високопродуктивну обробку даних.
Від вас очікується, що ви будете працювати самостійно і в команді, матимете відмінні навички вирішення проблем і уважність до деталей, а також сильні навички налагодження і профілювання.
Вимоги
Ідеальний інженер з ПЛІС, якого ми шукаємо, повинен мати
- Майстерність Xilinx: Великий досвід роботи з Xilinx UltraScale+, Zynq SoC/MPSoC або Versal ACAP сім'ї.
- Рівень ЛПВЩ: Знання на експертному рівні SystemVerilog та/або Verilog.
- Цифрова обробка сигналів: Глибоке розуміння DSP-зрізів та алгоритмів реалізації (ШПФ, фільтрів) в структурі ПЛІС.
- Високошвидкісні інтерфейси: Підтверджений досвід впровадження високошвидкісних протоколів (наприклад, PCIe, NVMe, 10/40/100G Ethernet або JESD204B/C).
- Відмінні навички вирішення проблем та увага до деталей.
- Глибокі технічні знання та пристрасть до навчання.
- Сильні навички роботи в команді та комунікації.
Приємно мати:
- Інтеграція HBM2/3: Досвід управління високошвидкісною пам'яттю (HBM) для вирішення проблем вузьких місць пам'яті в додатках з великим обсягом даних або високошвидкісних протоколах, таких як 100G/400G Ethernet.
- PCIe Gen 5 та NVMe: Глибокі знання стеку PCIe, включаючи оптимізацію механізму DMA та IP контролера NVMe.