Інженер ПЛІС
Про посаду
Місія Sentrycs полягає в тому, щоб уможливити майбутнє, в якому більше безпілотників!
Як?
Завдяки нашому інтегрованому рішенню для боротьби з безпілотниками ми підтримуємо правоохоронні органи, в'язниці, об'єкти критичної інфраструктури, аеропорти, масові заходи, конвої, мілітаризацію тощо, забезпечуючи їм захист від безпілотників у режимі 24/7. Завдяки нашій повністю автономній, легко переносній технології з підтримкою UTM, виявлення та нейтралізація несанкціонованих безпілотників ніколи не була такою простою справою.
Ми працюємо, щоб захистити суспільство від сторонніх очей у небі, щоб ви могли продовжувати працювати і забезпечувати безперервність бізнесу на землі. Побудуймо майбутнє з безпілотниками разом!
Як Старший інженер з FPGA та системної архітектури, ви будете керувати розробкою та впровадженням комплексної апаратної архітектури систем бездротового зв’язку нового покоління. Ви очолите процес проектування та інтеграції високопродуктивних конвеєрів фізичного рівня на платформах AMD Xilinx RFSoC, високошвидкісних інтерфейсах PCIe та середовищах прискорення на базі графічних процесорів (GPU) — забезпечуючи взаємодію алгоритмічної обробки сигналів з апаратної інфраструктурою SoC промислового рівня.
У цій ролі ви будете:
- Архітектура та дизайн: Опануйте архітектуру системи на базі повного чіп-набору на платформах AMD Xilinx RFSoC.
- Реалізація DSP на RTL: Співпрацюйте безпосередньо з інженерами-алгоритмістами, щоб перетворити моделі MATLAB/C++ з плаваючою комою на RTL-код SystemVerilog з фіксованою комою, оптимізований за ресурсами та з точністю до біта.
- Інтерфейс між хостом та GPU-прискоренням: Розробляти та впроваджувати підсистеми PCIe з високою пропускною здатністю, що з’єднують RFSoC із хост-процесором та графічними прискорювачами, забезпечуючи детерміновану передачу даних, DMA-передачі з низькою затримкою та надійну ініціалізацію каналу зв’язку під час завантаження системи.
- Перевірка та налагодження обладнання: Керівництво процесом моделювання з точністю до біта, апаратної емуляції та налагодження лабораторного обладнання з використанням Vivado, логічних аналізаторів та радіочастотного випробувального обладнання для аналізу пропускної здатності, перевірки дотримання часових обмежень та усунення вузьких місць у системах реального часу.
Вимоги
Ідеальний інженер з ПЛІС, якого ми шукаємо, повинен мати
- Опанування SoC та FPGA: Перевірений практичний досвід у розробці архітектури та реалізації виробничих проектів на AMD Xilinx Zynq UltraScale+ RFSoC або платформи MPSoC.
- Реалізація на рівні HDL та RTL: Володіння мовою Synthesizable на експертному рівні SystemVerilog або Verilog, приділяючи особливу увагу високошвидкісній конвеєрній обробці та узгодженню часових параметрів у проектах із великою кількістю логічних елементів.
- Взаємодія з хостом та передача даних: Підтверджений досвід впровадження рішень з високою пропускною здатністю Підсистеми PCIe (Gen3/Gen4) та високопродуктивні механізми DMA (наприклад, XDMA/QDMA), включаючи налагодження каналу зв’язку/перелік адрес, послідовність завантаження та управління зворотним тиском.
Приємно мати
- Інтеграція підсистеми RF-DC: Практичний досвід налаштування та інтеграції радіочастотних перетворювачів даних AMD Xilinx (АЦП/ЦАП з частотою дискретизації в кілька гігасемплів) та пов’язаних з ними цифрових ланцюгів понижуючого/підвищувального перетворення.
- Проектування апаратного забезпечення DSP: Глибокі знання в області реалізації алгоритмів бездротового зв’язку з фіксованою точністю у структурі FPGA (наприклад, багатофазні фільтри, DDC/DUC з різною швидкістю, FFT/IFFT, оцінка каналу, кореляція) з ефективним розміщенням на сегментах DSP та динамічним управлінням діапазоном.
- Узгодження драйверів та програмного забезпечення: Знання драйверів ядра Linux, драйверів користувацького простору (VFIO/UIO, DPDK) або вбудованого програмного забезпечення, що працює на процесорній системі ARM, для координації апаратно-програмних рівнів управління.