Ingegnere FPGA
Informazioni sulla posizione
La missione di Sentrycs è quella di consentire un futuro più ricco di droni!
Come?
Con la nostra soluzione integrata di contrasto ai droni, supportiamo le forze dell'ordine, le carceri, le infrastrutture critiche, gli aeroporti, gli eventi di massa, i convogli, le forze armate e molto altro ancora, fornendo loro protezione dai droni 24 ore su 24, 7 giorni su 7. Grazie alla nostra tecnologia completamente autonoma, facilmente trasportabile e pronta per l'UTM, il rilevamento e la riduzione dei droni non autorizzati non sono mai stati così semplici.
Lavoriamo per mantenere la società protetta da occhi non autorizzati nei cieli, in modo che possiate rimanere operativi e garantire la continuità aziendale a terra. Costruiamo insieme un futuro a misura di drone!
In qualità di Ingegnere senior specializzato in FPGA e architettura di sistema, ti occuperai dello sviluppo end-to-end dell'architettura hardware e dell'implementazione dei sistemi di comunicazione wireless di nuova generazione. Guiderai la progettazione e l'integrazione di pipeline a elevata velocità di trasmissione a livello di strato fisico sulle piattaforme RFSoC AMD Xilinx, sulle interfacce PCIe ad alta velocità e sugli ambienti di accelerazione GPU host, creando un ponte tra l'elaborazione algoritmica del segnale e l'infrastruttura hardware SoC di livello produttivo.
In questo ruolo, vi occuperete di:
- Architettura e design: Acquisisci il controllo completo sull'architettura di sistema su piattaforme RFSoC AMD Xilinx.
- Implementazione RTL del DSP: Collabora direttamente con gli ingegneri di algoritmi per convertire i modelli MATLAB/C++ in virgola mobile in codice RTL SystemVerilog a virgola fissa, ottimizzato in termini di risorse e con precisione bit per bit.
- Interfaccia per l'accelerazione su host e GPU: Progettare e implementare sottosistemi PCIe ad alta larghezza di banda che colleghino l'RFSoC alla CPU host e agli acceleratori GPU, garantendo uno streaming di dati deterministico, trasferimenti DMA a bassa latenza e un'inizializzazione affidabile del collegamento durante l'avvio del sistema.
- Verifica e messa in funzione dell'hardware: Gestire simulazioni con precisione a livello di bit, emulazioni hardware e messa a punto in laboratorio utilizzando Vivado, analizzatori logici e apparecchiature di test RF per analizzare la produttività, verificare la chiusura temporale ed eliminare i colli di bottiglia dei sistemi in tempo reale.
Requisiti
L'ingegnere FPGA ideale che stiamo cercando deve avere
- Padronanza di SoC e FPGA: Comprovata esperienza pratica nella progettazione e nella realizzazione di soluzioni di produzione su AMD Xilinx Zynq UltraScale+ RFSoC o piattaforme MPSoC.
- Implementazione HDL e RTL: Competenza di livello esperto in Synthesizable SistemaVerilog o Verilog, con particolare attenzione al pipelining ad alta velocità e alla chiusura temporale in progetti con elevata congestione.
- Interfaccia con l’host e trasferimento dei dati: Comprovata esperienza nell'implementazione di soluzioni ad alta larghezza di banda Sottosistemi PCIe (Gen3/Gen4) e motori DMA ad alta velocità di trasmissione (ad esempio, XDMA/QDMA), comprese la configurazione iniziale (link training/enumeration), la sequenza di avvio e la gestione della contropressione.
Bello da avere
- Integrazione del sottosistema RF-DC: Esperienza pratica nella configurazione e nell'integrazione dei convertitori RF-Data AMD Xilinx (ADC/DAC multi-gigasample) e delle relative catene di conversione digitale verso il basso/verso l'alto.
- Progettazione hardware DSP: Solida esperienza nell'implementazione di algoritmi di comunicazione wireless a virgola fissa in architetture FPGA (ad esempio, banchi di filtri polifasici, DDC/DUC multirate, FFT/IFFT, stima del canale, correlazione) con mappatura efficiente delle slice DSP e gestione dinamica della gamma dinamica.
- Allineamento driver e software: Conoscenza dei driver del kernel Linux, dei driver dello spazio utente (VFIO/UIO, DPDK) o del software embedded in esecuzione sul sistema di elaborazione ARM per il coordinamento dei piani di controllo hardware-software.