Ingénieur FPGA
À propos du poste
La mission de Sentrycs est de permettre un avenir plus riche en drones !
Comment ?
Grâce à notre solution intégrée de lutte contre les drones, nous aidons les forces de l'ordre, les prisons, les infrastructures critiques, les aéroports, les événements de masse, les convois, les forces armées et bien d'autres encore, en leur fournissant une protection 24/7 contre les drones. Grâce à notre technologie entièrement autonome, facilement portable et prête pour l'UTM, la détection et l'atténuation des drones non autorisés n'ont jamais été aussi simples.
Nous nous efforçons de protéger la société contre les regards non autorisés dans le ciel afin que vous puissiez rester opérationnel et assurer la continuité de vos activités au sol. Construisons ensemble un avenir où les drones auront toute leur place !
En tant que Ingénieur senior en architecture FPGA et systèmes, vous serez en charge de l'architecture matérielle de bout en bout et de la mise en œuvre des systèmes de communication sans fil de nouvelle génération. Vous dirigerez la conception et l'intégration de pipelines de couche physique à haut débit sur les plateformes RFSoC AMD Xilinx, les interfaces PCIe haut débit et les environnements d'accélération GPU hôtes, en assurant la liaison entre le traitement algorithmique du signal et l'infrastructure matérielle SoC de niveau production.
Dans ce rôle, vous devrez
- Architecture et conception : Maîtrisez l'architecture système « full-chip » sur les plateformes RFSoC d'AMD Xilinx.
- Implémentation RTL du DSP : Collaborez directement avec des ingénieurs en algorithmes pour convertir des modèles MATLAB/C++ en virgule flottante en code RTL SystemVerilog en virgule fixe, optimisé en termes de ressources et précis au bit près.
- Interfaçage entre l'accélération côté hôte et l'accélération par GPU : Concevoir et mettre en œuvre des sous-systèmes PCIe à large bande passante reliant le RFSoC au processeur hôte et aux accélérateurs GPU, afin de garantir un flux de données déterministe, des transferts DMA à faible latence et une initialisation fiable de la liaison lors du démarrage du système.
- Vérification et mise en service du matériel : Diriger la simulation au bit près, l'émulation matérielle et la mise en service en laboratoire à l'aide de Vivado, d'analyseurs logiques et d'équipements de test RF afin d'évaluer le débit, de valider la cohérence temporelle et d'éliminer les goulots d'étranglement des systèmes en temps réel.
Exigences
L'ingénieur FPGA idéal que nous recherchons doit avoir
- Maîtrise des SoC et des FPGA : Expérience pratique avérée dans la conception et la mise en œuvre de solutions de production sur RFSoC AMD Xilinx Zynq UltraScale+ ou les plateformes MPSoC.
- Implémentation HDL et RTL : Maîtrise de niveau expert en « synthesizable » SystemVerilog ou Verilog, en mettant particulièrement l'accent sur le pipelining à haute vitesse et la fermeture de synchronisation dans les conceptions encombrées.
- Interfaçage avec l'hôte et transfert de données : Expérience avérée dans la mise en œuvre de solutions à haut débit Sous-systèmes PCIe (Gen3/Gen4) et des moteurs DMA à haut débit (par exemple, XDMA/QDMA), y compris la mise en service de la liaison (apprentissage et énumération), la séquence de démarrage et la gestion de la contre-pression.
Un plaisir à avoir
- Intégration du sous-système RF-DC : Expérience pratique dans la configuration et l'intégration de convertisseurs RF-données AMD Xilinx (ADC/DAC multi-gigasamples) et de leurs chaînes de conversion numérique descendantes/ascendantes associées.
- Conception matérielle du DSP : Solides compétences en matière de mise en œuvre d'algorithmes de communications sans fil en virgule fixe dans une matrice FPGA (par exemple, bancs de filtres polyphasiques, DDC/DUC multidébit, FFT/IFFT, estimation de canal, corrélation), avec un mappage efficace des tranches DSP et une gestion dynamique de la plage dynamique.
- Alignement des pilotes et des logiciels : Connaissance des pilotes du noyau Linux, des pilotes en espace utilisateur (VFIO/UIO, DPDK) ou des logiciels embarqués fonctionnant sur le système de traitement ARM afin de coordonner les plans de contrôle matériel et logiciel.