Ingeniero FPGA
Acerca del puesto
La misión de Sentrycs es hacer posible un futuro con más drones.
¿Cómo?
Con nuestra solución integrada contra drones, apoyamos a las fuerzas de seguridad, prisiones, infraestructuras críticas, aeropuertos, eventos masivos, convoyes, militarizaciones y más, proporcionándoles protección contra drones 24/7. Con nuestra tecnología totalmente autónoma, fácilmente transportable y preparada para UTM, detectar y mitigar drones no autorizados nunca ha sido tan sencillo.
Trabajamos para mantener a la sociedad protegida de ojos no autorizados en los cielos, para que usted pueda seguir siendo operativo y garantizar la continuidad de su negocio en tierra. ¡Construyamos juntos un futuro impulsado por los drones!
Como Ingeniero sénior de FPGA y arquitectura de sistemas, te encargarás de la arquitectura de hardware y la implementación de principio a fin de los sistemas de comunicaciones inalámbricas de próxima generación. Dirigirás el diseño y la integración de flujos de trabajo de capa física de alto rendimiento en las plataformas RFSoC de AMD Xilinx, las interfaces PCIe de alta velocidad y los entornos de aceleración de GPU del host, tendiendo un puente entre el procesamiento algorítmico de señales y la infraestructura de hardware SoC de nivel de producción.
En este puesto, te encargarás de:
- Arquitectura y diseño: Controla la arquitectura del sistema de chip completo en las plataformas RFSoC de AMD Xilinx.
- Implementación en RTL del DSP: Colabora directamente con los ingenieros de algoritmos para convertir modelos MATLAB/C++ de coma flotante en código RTL de SystemVerilog de coma fija, optimizado en cuanto a recursos y con precisión de bits.
- Interconexión entre el host y la aceleración por GPU: Diseñar e implementar subsistemas PCIe de gran ancho de banda que conecten el RFSoC con la CPU del host y los aceleradores de GPU, garantizando una transmisión de datos determinista, transferencias DMA de baja latencia y una inicialización fiable del enlace durante el arranque del sistema.
- Verificación y puesta en marcha del hardware: Dirigir la simulación con precisión de bits, la emulación de hardware y la puesta en marcha en laboratorio utilizando Vivado, analizadores lógicos y equipos de prueba de RF para evaluar el rendimiento, validar el cierre de temporización y eliminar los cuellos de botella del sistema en tiempo real.
Requisitos
El ingeniero FPGA ideal que estamos buscando debe tener
- Dominio de los SoC y los FPGA: Experiencia práctica y contrastada en el diseño y la implementación de soluciones de producción en AMD Xilinx Zynq UltraScale+ RFSoC o plataformas MPSoC.
- Implementación en HDL y RTL: Dominio a nivel de experto en «synthesizable» SystemVerilog o Verilog, prestando especial atención al pipelining de alta velocidad y al cierre de temporización en diseños con congestión.
- Interconexión con el servidor y transferencia de datos: Experiencia demostrada en la implementación de soluciones de gran ancho de banda Subsistemas PCIe (Gen3/Gen4) y motores DMA de alto rendimiento (por ejemplo, XDMA/QDMA), incluyendo la puesta en marcha del entrenamiento y la enumeración de enlaces, la secuenciación de arranque y la gestión de la contrapresión.
Agradable de tener
- Integración del subsistema RF-DC: Experiencia práctica en la configuración e integración de convertidores de datos de radiofrecuencia (ADC/DAC de varios gigamuestras) de AMD Xilinx y sus cadenas de conversión digital ascendente y descendente asociadas.
- Diseño de hardware del DSP: Sólida experiencia en la implementación de algoritmos de comunicaciones inalámbricas de punto fijo en la estructura FPGA (por ejemplo, bancos de filtros polifásicos, DDC/DUC multivelocidad, FFT/IFFT, estimación de canales, correlación) con una asignación eficiente de los bloques DSP y una gestión dinámica del rango dinámico.
- Compatibilidad entre controladores y software: Conocimientos sobre controladores del núcleo de Linux, controladores del espacio de usuario (VFIO/UIO, DPDK) o software integrado que se ejecute en el sistema de procesamiento ARM para coordinar los planos de control de hardware y software.